用于硅上液晶相位调制器的像素电路的制作方法

本公开大体上涉及用于硅上液晶(lcos)相位调制器装置的像素电路，且更具体地说，涉及可改善相位调制器的性能的帧缓冲器像素电路。虽然本文将特别参考此应用描述一些实施例，但应了解，本公开不限于此类使用领域，并且可适用于更广泛的情形。背景技术：1、硅上液晶(lcos)装置在本领域中已知用作光学相位调制器，以及其它应用。lcos装置可通过将空间相关的相位分布应用于信号来在空间上操纵光学信号。这具有许多应用，包含波束转向、图像显示、频谱补偿和前波整形。2、参考图1，示意性地示出了常规的lcos装置100，其包含夹在具有透明电极vcom106的透明玻璃基板104与安装在硅基板110上的金属镜108之间的液晶(lc)材料102。镜108被划分成可个别寻址像素的二维(2d)阵列。每个像素可由电压信号个别地驱动以向光学信号提供局部相位变化，由此提供相位操纵区的二维阵列。液晶元件通过分别设置在玻璃基板104和硅基板110的表面上的两个对准层112a、112b预对准。3、硅底板上的第二电极由2d阵列像素电路构成。如图2中所示，一般模拟像素电路200由cmos数据传送门g和数据存储电容器c构成。在操作中，当门g打开时，数据被传送并储存在电容器上以驱动液晶元件。此类像素电路是简单的，但对于一些应用具有若干缺点，例如驱动电压范围小、对比率低、图像闪烁高以及光学功率效率低。4、具有上述像素电路的lcos使用时间顺序像素寻址方法，所述方法不适用于某些应用，例如全息显示和彩色顺序显示。在此类显示中，当lcos面板加载帧数据时，必须阻挡光源，导致低光学功率效率和低图像显示质量。具有此类电路的lcos的另一缺点为，由于液晶调制器的交流(ac)驱动要求，玻璃基板上的共同电极vcom必须固定在像素输出电压范围的中间电位。为了实现对lc元件的ac驱动，一个帧电压分布被设计成两个分布，其中与vcom相比，一个分布具有正电位电压，而另一分布具有负电位电压。因此，施加到lc元件的电压的最大振幅为由硅底板上的像素提供的电压振幅的一半。低lc驱动电压振幅对图像灰度等级有严重影响。5、帧缓冲器像素电路技术已经引起了研究人员和工业工程师的关注。lee等人公开了用于lcos显示装置的帧缓冲器像素电路300，如图3中所示。所述电路由cmos晶体管m1和m2所构成的第一数据传递门、存储电容器cmem、源极跟随器晶体管m3和具有晶体管m4的第二数据传递门构成。在操作中，当第一门打开时，数据从数据线传送到电容器cmem。在将帧数据存储在所有像素cmem电容器中之后，打开所有像素中的第二数据传递门以将数据传送到像素电极(pe)。6、与一般lcos相位调制器相比，具有此帧缓冲器像素电路300的lcos相位调制器可提供更高图像对比度和更大灰度等级。此外，有很高的潜力来使用具有此类帧缓冲器像素电路的lcos相位调制器进行全息显示、彩色顺序显示和用于天文观测的波前校正，以显著提高光功率效率和图像质量。此类帧缓冲器像素的另一优势为，可通过调整翻转的vcom的电位电压而容易地设置施加到lc元件的电压，以满足不同应用的要求。这对于需要高电压来完全驱动lc元件的那些lcos相位调制器(例如偏振无关lcos(pi-lcos)相位调制器)是非常重要的。7、然而，为了使输出电压范围最大化，在现有的帧缓冲器像素电路中使用cmos数据传送门，导致需要更多的掺杂阱。这可能导致更复杂的硅底板制造过程、更大的像素尺寸和更低的良率。现有的帧缓冲器像素电路的另一缺点为，此帧缓冲器像素电路中的pe处的输出电压由于电流泄漏和其它效应而快速衰减，导致lcos相位调制器的相对较大的相位闪烁。技术实现思路1、在现有的帧缓冲器像素电路中，使用cmos晶体管，以便使像素电路的输出电压范围最大化。与仅具有nmos或pmos晶体管的像素电路相比，此类电路结构产生更大的像素尺寸、更复杂的硅底板制造过程和更低的良率的缺点。2、因此，在本公开的一些实施例中，可通过使用不同帧缓冲器像素电路结构和电压升压技术来实现简单像素电路、小像素尺寸、大输出电压范围和稳定电压。具有此类像素电路的lcos相位调制器具有特殊应用，例如高分辨率显示、彩色顺序显示和全息显示。3、每个像素上的电位电压的不稳定性导致lcos相位调制器中的相位波动。对于对信号闪烁具有高限制的那些应用，现有技术不能用于lcos相位调制器，例如用于电信网络中使用的波长选择性开关(wss)的lcos相位调制器。4、因此，提出了提供一种用于在lcos调制器中形成稳定相位的方法的本公开的一些实施例。添加所谓的源极跟随器以保持对像素输出pe充电，使得保持以稳定的电位电压驱动液晶元件。利用本发明电路，lcos相位调制器可显著减少相位闪烁。技术特征：1.一种控制硅上液晶底板相位调制器的像素电极的电路，其包括：2.根据权利要求1所述的电路，其中所述存储单元包括所述放大电路的电压无关电容器和栅极电容器。3.根据权利要求1所述的电路，其中下拉晶体管位于第二数据传送控制器之前。4.根据权利要求1所述的电路，其中所述电路中的晶体管都是nmos晶体管。5.根据权利要求1所述的电路，其中数据存储电容器连接到能够提供0v或期望升压电压的电压升压器开关。6.一种用于控制硅上液晶相位调制器的像素电极的电路，其包括：7.根据权利要求6所述的电路，其中所述第一存储单元包括所述第一放大电路的电压无关电容器和栅极电容器。8.根据权利要求6所述的电路，其中所述第二存储单元包括所述第二放大电路的电压无关电容器和栅极电容器。9.根据权利要求6所述的电路，其中所述两个存储单元能够独立地优化以实现最佳性能。10.根据权利要求6所述的电路，其中所述第一放大电路和所述第二放大电路分别使用不同的mos晶体管，pmos晶体管或nmos晶体管。11.一种用于控制硅上液晶相位调制器的像素电极的电路，其由数据线、两个数据传送控制器、连接到两个电压升压器的两个存储单元以及两个放大电路构成；当数据通过第一控制器传送到第一存储单元时，第一电压升压器被设置为0v；然后，当所述数据通过第二控制器传送到第二存储单元时，所述第一电压升压器被设置为期望电压，并且第二电压升压器被设置为0v；然后，所述第二电压升压器被设置为期望电压，并且第二放大器对像素输出电极充电以驱动液晶元件；并且在开始将下一帧数据加载到像素中之前，所述第一电压升压器被设置回0v。12.根据权利要求11所述的电路，其中第一存储电容器和第二存储电容器分别连接到所述第一电压升压器和所述第二电压升压器。13.根据权利要求11所述的电路，其中所述两个存储单元能够独立地优化以实现最佳性能。14.根据权利要求11所述的电路，其中所有晶体管都是nmos晶体管。15.一种用于控制硅上液晶底板相位调制器的像素电极的系统，所述系统包括：16.根据权利要求15所述的系统，其中模拟数据信号首先通过所述第一数据传送控制器传送并存储在所述存储单元处，其中所述电压升压器随后从零伏切换到预定电压，并且数据随后通过所述第二数据传送控制器传送到液晶驱动电极。17.根据权利要求15所述的系统，其中所述数据存储单元包括放大电路的电压无关电容器和栅极电容器。18.根据权利要求15所述的系统，其中进一步包括位于所述第二数据传送控制器之前的下拉晶体管。19.根据权利要求15所述的系统，其中所述系统中的每个晶体管是nmos晶体管。20.根据权利要求15所述的系统，其进一步包括连接到能够提供0v或预定升压电压的电压升压器开关的数据存储电容器。21.一种用于控制硅上液晶相位调制器的像素电极的系统，所述系统包括：22.根据权利要求21所述的系统，其中所述第一存储单元包括所述第一放大电路的电压无关电容器和栅极电容器。23.根据权利要求21所述的系统，其中所述第二存储单元包括所述第二放大电路的电压无关电容器和栅极电容器。24.根据权利要求21所述的系统，其中所述第一存储单元和所述第二存储单元独立地优化以实现最佳性能。25.根据权利要求21所述的系统，其中所述第一放大电路和所述第二放大电路分别使用不同的mos晶体管，pmos晶体管或nmos晶体管。26.一种用于控制硅上液晶相位调制器的像素电极的系统，所述系统包括：27.根据权利要求26所述的系统，其中所述第一存储单元和所述第二存储单元分别连接到所述第一电压升压器和所述第二电压升压器。28.根据权利要求26所述的系统，其中所述两个存储单元独立地优化以实现最佳性能。29.根据权利要求26所述的系统，其中所述系统中的所有晶体管都是nmos晶体管。技术总结本文公开一种帧缓冲器像素电路，其具有第一数据传递门晶体管G1、第一存储电容器C1、电压升压线Vb、源极跟随器晶体管F、下拉晶体管P和第二数据传递门晶体管G2。所述下拉晶体管P连接到晶体管F的漏极和晶体管G2的源极，并且所述存储电容器C1连接到电压升压线Vb。在操作中，当数据通过G1门传送到C1电容器时，Vb被设置为零伏。在帧数据加载到所有像素中的C1电容器上之后，Vb被设置为设计电压，并且所有像素中的G2门被打开以对Clcd电容器充电。然后在开始将下一帧数据加载到像素上之前，Vb再次被设置为零伏。此过程在硅上液晶(LCOS)工作时间中进行迭代。技术研发人员：毛崇昌,冀连华,K·约翰逊受保护的技术使用者：俄亥俄州创新基金会技术研发日：技术公布日：2024/8/16